OpenBCM V1.07b12 (Linux)

Packet Radio Mailbox

IW8PGT

[Mendicino(CS)-Italy]

 Login: GUEST





  
LW1DSE > TECH     06.09.17 13:59l 237 Lines 14121 Bytes #999 (0) @ WW
BID : 142-LW1DSE
Read: GUEST
Subj: Fuentes Conmutadas #16 [CP437]
Path: IW8PGT<IZ3LSV<IW0QNL<JH4XSY<JM1YTR<JE7YGF<VE3UIL<LU9DCE<LU4ADN<LU7DQP
Sent: 170906/1244Z @:LU7DQP.#LAN.BA.ARG.SOAM #:18092 [Lanus Oeste] FBB7.00i
From: LW1DSE@LU7DQP.#LAN.BA.ARG.SOAM
To  : TECH@WW


[¯¯¯ TST HOST 1.43c, UTC diff:5, Local time: Sun Aug 20 10:38:01 2017 ®®®]

ÉÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ»
º                     FUENTES DE ALIMENTACION CONMUTADAS                    º
º                           Por Osvaldo LW1DSE                              º
ÈÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍͼ

        En esta nueva entrega voy a presentarles un conexionado que hace poco
tiempo que existe, y del que me enter‚ leyendo una nota de aplicaci¢n (cono-
cidas en ingl‚s como Application Notes) AN1126 de un integrado de la firma ST
Microelectronics, el L4974 donde aquel que conoce el idioma y le interese,
puede interiorizarse a£n m s sobre este t¢pico. En un cap¡tulo anterior
expuse un inconveniente que era el siguiente: cada vez que el circuito debe
entregar potencia a la carga, se drena corriente desde la entrada (Ei) hacia
la salida en forma de pulsos de duraci¢n variable de manera que mediante el
efecto integrador del circuito pasabajos de la salida (L y Co) se convierten
esos pulsos en una tensi¢n bien regulada y con gran constancia contra varia-
ciones de Ei y/o de la corriente de carga Io, todo esto con el auxilio de un
lazo de realimentaci¢n negativa. Empero, esos pulsos circulan por el circuito
de entrada, para lo cual es necesario un filtrado extra sobre la entrada para
asegurar que esos pulsos no generen EMI (Electro Magnetic Interference, o
interferencias electromagn‚ticas) y que se propagan por los conductores de
entrada de la fuente, actuando como antena. El problema en realidad es doble.
Porque, adem s de ser necesario confinar esas corrientes pulsantes dentro de
un blindaje tipo jaula de Faraday que siempre sirven de alojamiento a estas
fuentes conmutadas, generan calor en los capacitores de filtrado de la entrada,
provocando un fallo prematuro de la(s) unidad(es). As¡ mismo, durante el ciclo
de inactividad del MOSFET de potencia (o sea, durante el per¡odo Freewheeling),
no se transfiere energ¡a a la carga, desperdiciando ese per¡odo de tiempo £til.
Los Ingenieros que trabajan en el desarrollo de estos nuevos dispositivos, han
encontrado una soluci¢n simult nea a esos dos defectos.

    + Ei
    oÄÄÄÄÄÂÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄ¿       
          ³    ³           ³       
          ³    ³           ³       
          ³    ³        ³ÄÄÙ MF1      
          ³    ³   oÄÄÄÄ´<Ä¿      L1
          ³ PWM³        ³ÄÄ´       
          ³ è1 ³           ³  ÍÍÍÍÍÍÍ      --> Io
          ³    ³   oÄÄÄÄÄÄÄÅÄÄÄÛÛÛÛÛÄÄÄÂÄÄÄÄÂÄÄÄÄÄÄÄ¿ +
          ³    ³           ³           ³    ³       ³
          ³+   ³           Á D1        ³  + ³ C1    ³ Rc1
         ÄÁÄ   ³           ^           ³   ÄÁÄ      ±
         ÄÂÄ   ³           Â           ³   ÄÂÄ   Eo ±    Fig. 1
          ³-   ³           ³           ³  - ³       ³
          ³    ³           ³           ³    ³       ³
          ÃÄÄÄÄ(ÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄ(ÄÄÄÄÅÄÄÄÄÂÄÄÙ -
          ³    ³                       ³    ³   ÄÁÄ
          ³    ³                       ³    ³   GND
          ³    ÀÄÄÄÄÄÄÄÄÄÄÄ¿           ³    ³
          ³                ³           ³    ³
          ³                ³ MF2       ³    ³ Figura 1: Esquem tico de
          ³             ³ÄÄÙ           ³    ³ una fuente bif sica.
          ³        oÄÄÄÄ´<Ä¿    L2     ³    ³
          ³    PWM      ³ÄÄ´           ³    ³
          ³     è2         ³  ÍÍÍÍÍÍÍ  ³    ³
          ³        oÄÄÄÄÄÄÄÅÄÄÄÛÛÛÛÛÄÄÄ´    ³
          ³                ³           ³+   ³
          ³                Á D2       ÄÁÄ   ³
    0V    ³                ^          ÄÂÄ   ³ C2
          ³                Â           ³-   ³
    oÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÙ

        En la figura 1 vemos expuesta someramente la soluci¢n hallada por los
Ingenieros. Se trata de un sistema llamado multifase o polifase. Consta b -
sicamente de dos o m s fuentes exactamante iguales entre s¡, conectadas en
paralelo (a la entrada y a la salida), pero que operan desfasadas é = 360/n
grados, o 2ã/n rad., donde n es la cantidad de unidades puestas en paralelo y
é es el  ngulo de fase (grados o radianes). De esta forma es posible reducir
el ripple a la entrada (y tambi‚n a la salida), dado que para determinados
 ngulos de coducci¢n de los MOSFET, siempre hay al menos 1 de ellos que est 
conduciendo, mientras el resto puede estarlo o no (haciendo freewheeling).
En este caso, y por simplicidad he dibujado s¢lo dos, pero existen IC's que
operan con hasta 6 fases por fuente. Entonces, se tiene una soluci¢n £nica a
los m£ltiples problemas antes expuetos. El caso es similar al caso de rectifi-
caci¢n en puente de Greatz desde una l¡nea trif sica. Siempre una fase est 
aportando potencia a la carga, que retorna al generador v¡a las otras dos
fases. Todas ellas se hallan diferenciadas 120 grados o 2ã/3 radianes.

        Para el caso esquematizado en la figura 1, mientras MF1 est  condu-
ciendo, aporta energ¡a desde la entrada; en tanto MF2 est  bloqueado, recircu-
lando corriente desde L2 por D2. En un instante posterior, puede entrar en
conducci¢n MF2, con lo cual los dos aportan. Algunos nanosegundos m s tarde,
sale MF1, recuperando desde L1 por D1. Entonces, al haber solapamiento de los
per¡odos de conducci¢n de los MOSFET, no s¢lo se aumenta la frecuencia del
ripple (pudiendo inclusive desaparecer si el  ngulo de conducci¢n requerido
para mantener la tensi¢n de salida a este nivel de corriente es igual al 50%,
o a 100%/n en caso de m s de dos paralelos), con lo cual a igualdad de valor
de capacitor de entrada, el voltaje pico a pico del mismo disminuye propor-
cionalmente; sin¢ que simult neamente, cada uno de los MOSFET entrega s¢lo
Io/n Amperes a la carga, de manera que pueden usarse semiconductores de menor
capacidad que si fuera una sola unidad.

        Puede observarse, que basta un solo capacitor de salida com£n a todas
las subfuentes, empero por razones de irradiaci¢n de EMI por parte del cone-
xionado desde los inductores hasta al capacitor, se disponen varias unidades
en paralelo, con al menos uno en cada uno de ellas. As¡ mismo, y por iguales
razones, se suelen disponer capacitores de entrada en las proximidades de
cada uno de los Drain de los MOSFET's. Debe tenerse en cuenta, que dado que
los inductores operan con distintas corrientes y con distintas fases, deben
ubicarse de manera tal que no haya acoplamiento magn‚tico entre ellos. Por
ese motivo casi siempre se utilizan n£cleos toroidales en los cuales el campo
disperso es extremadamente bajo.

                                   ³<--- T --->³

          ÚÄÄÄ¿       ÚÄÄÄ¿       |ÚÄÄÄÄÄÄÄ¿   ÚÄÄÄÄÄÄÄ¿   ÚÄÄÄÄÄÄÄ¿<- MF1 on
 Gate     ³   ³       ³   ³       |³       ³   ³       ³   ³       ³
 MF1 -----------------------------|-----------------------------------
                ÚÄÄÄ¿       ÚÄÄÄ¿ |     ÚÄÄÄÄÄÄÄ¿   ÚÄÄÄÄÄÄÄ¿   ÚÄ <-- MF2 on
 Gate           ³   ³       ³   ³ |     ³       ³   ³       ³   ³   
 MF2 -----------------------------|---------------------------------
                                               ³-é2-³
                                  |
                                  
            ë1                    | MF1 on
          ÚÄÄÄ¿       ÚÄÄÄ¿       |ÚÄÄÄÄÄÄÄ¿   ÚÄÄÄÄÄÄÄ¿   ÚÄÄÄÄÄÄÄ¿
          ³   ³       ³   ³       |³       ³   ³<-ë2-->³   ³       ³ 
 Entrada  ³   ³       ³   ³D1 on  |³       ³   ³       ³   ³       ³ 
 de "L1"  ³   ³       ³   ³       |³       ³   ³       ³   ³       ³
       ÄÄÄÙ---ÀÄÄÄÄÄÄÄÙ---ÀÄÄÄÄÄÄÄ|Ù-------ÀÄÄÄÙ-------ÀÄÄÄÙ-------ÀÄÄÄÄ 0V

          ³--é1-³                 |            ³<--- T --->³   

                                  |       MF2 on
       Ä¿       ÚÄÄÄ¿       ÚÄÄÄ¿ |      ÚÄÄÄÄÄÄÄ¿   ÚÄÄÄÄÄÄÄ¿   ÚÄÄ
        ³       ³   ³       ³   ³ |      ³       ³   ³       ³   ³    
 Entrada³       ³   ³ D2 on ³   ³ |      ³       ³   ³       ³   ³    
 de "L2"³       ³   ³       ³   ³ |      ³       ³   ³       ³   ³   
       -ÀÄÄÄÄÄÄÄÙ---ÀÄÄÄÄÄÄÄÙ---ÀÄ|ÄÄÄÄÄÄÙ-------ÀÄÄÄÙ-------ÀÄÄÄÙ---- 0V

                    ³<--- T --->³ |   

                                         ÚÄ¿   ÚÄ¿   ÚÄ¿   ÚÄ¿   ÚÄ¿

              ë1<T/2 & ë2>T/2            ³ ³   ³ ³   ³ ³   ³ ³   ³ ³
                                         ³ ³   ³ ³   ³ ³   ³ ³   ³ ³
                                         ³ ³   ³ ³   ³ ³   ³ ³   ³ ³
       Ä¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ |ÚÄÄÄÄÄÙ ÀÄÄÄÙ ÀÄÄÄÙ ÀÄÄÄÙ ÀÄÄÄÙ ÀÄÄÄÄÄ
 Equiva ³ ³   ³ ³   ³ ³   ³ ³   ³ |³    
 lencia ³ ³   ³ ³   ³ ³   ³ ³   ³ |³       
 de los ³ ³   ³ ³   ³ ³   ³ ³   ³ |³    
aportes ÀÄÙ---ÀÄÙ---ÀÄÙ---ÀÄÙ---ÀÄ|Ù------------------------------- 
 de MF1      2 pulsos por cada
 y MF2        per¡odo = doble              Figura 2: diagramas temporales
            frecuencia de ripple           de 2 fuentes conmutadas
             con « de amplitud             sincronizadas, pero operando
                                           é1 grados fuera de fase
   ë:  ngulo de conducci¢n o duty cycle.   (sin solapamiento) y é2 grados
   é:  ngulo de fase entre fuentes.        (con solapamiento de conducci¢n.


         En cada subfuente, en caso de utilizarse circuitos integrados
independientes, cada uno de ellos tiene su propia compensaci¢n, y su propio
oscilador, mientras que para los lazos de realimentaci¢n de tensi¢n el tema
es distinto. Por lo general, uno de ellos; el que opera como maestro; tiene
un lazo cerrado sobre la carga, al igual que si estuviera solo, mientras que
el o los esclavos, tienen un mecanismo destinado no s¢lo a sensar la tensi¢n
de salida propia, sin¢ que adem s vigilan que las corrientes que est  entre-
gando el maestro y cada uno de los esclavos sean iguales, o proporcionales a
sus capacidades de entrega de corriente. Como por lo general, son similares,
todos ellos deben entregar la misma corriente a la carga, y entonces ajustan
su tensi¢n de salida para equilibrar las corientes entregadas. Ello se hace
con un simple amplificador operacional (no mostrado en la fig. 1) por cada uno
de los reguladores esclavos. De esa manera se asegura un reparto equitativo
de la corriente de carga, y por ende, de las p‚rdidas y de los incrementos de
temperatura. Por lo general, los esclavos tienen una compensaci¢n m s severa,
haci‚ndolos algo m s lentos en respuesta.

        Con respecto al oscilador, puede haber variantes. Puede darse que uno
de ellos opere como maestro y mediante circuitos de retardo de tiempo se
comandan a todos los dem s. O, que haya un oscilador separado, y por medio de
divisiones de frecuencia, se le hagan llegar a cada uno un pulso de sincro-
nismo de una frecuencia ligeramente mayor a la del oscilador propio de cada
regulador. A todos ellos, les llega la misma frecuencia de trabajo, pero con
distintas fases a cada uno. Si se trata de un circuito especializado, toda esa
circuiter¡a se halla incorporada dentro del mismo, con un solo oscilador y un
solo lazo de sensado de tensi¢n. La mayor¡a de ellos, incorpora adem s, las
salidas destinadas a comandar MOSFET's que operan como rectificadores sincr¢-
nicos alcanzando rendimientos de conversi¢n extremadamente altos.

                     ^
      Porcentaje de  ³              <-- Nivel de ripple para 1 fuente. 
        riplle.      ³         /\          
                     ³        /  \      
                     ³       /    \
                     ³      /      \
                     ³     /        \
                     ³    /.        .\  <-- Nivel de ripple para 2 fuentes
                     ³   /  .      .  \     operando 180 grados o ã rad. 
                     ³  /    .    .    \    fuera de fase.
                     ³ /      .  .      \
                     ³/        ..        \
                     ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ>ë

              Figura 3: Nivel de ripple en funci¢n del duty cycle ë para
              fuente simple y doble a 180 grados fuera de fase.

        En la figura 3 vemos un gr fico aproximado del nivel de ripple a una
frecuencia dada, con capacitor dado, para una fuente £nica y para dos fuentes
trabajando como arriba se ha explicado. Para niveles muy altos o muy bajos de
duty cycle, el ripple es peque¤o, comparado con cuando ‚ste se aproxima a .5
(50%). Visto que la frecuecia de ripple se dobla, la reactancia del capacitor
es la mitad para la misma capacidad, para el caso de 2 fuentes desfasadas. El
ripple se anula en las proximidades del 50% de duty cycle, y se alcanzan dos
m ximos para el 25 y 75% respectivamente. Esos m ximos se acercan entre s¡
pero tienen cada vez menos amplitud a medida que se incrementa la cantidad "n"
de fuentes paralelizadas del sistema. Esto es as¡, puesto que (insisto) a
igualdad de valor del capacitor de entrada o salida en cuesti¢n, su reactancia
es cada vez menor por aumentar la frecuencia del ripple, y porque tambi‚n hay
mas cantidad de fuentes aportando potencia al sistema (en esta caso es m s
v lido para el capacitor de salida, para el de entrada deber¡a decirse extra_
yendo potencia). El hecho, en definitiva, es el mismo.

ÉÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ»
º       Redacci¢n y dibujos en ASCII por LW1DSE Osvaldo F. Zappacosta.       º
º       Barrio Garay, Almirante Brown (1846), Buenos Aires, Argentina.       º
º Realizado con Editor de Texto de MSDOS 7.10's (edit.com) en mi AMD's 80486.º
º                            26 de mayo de 2012.                             º
º                Revisado y actualizado 29 de agosto de 2017.                º
ÈÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍͼ

                            Fin del cap¡tulo #16.

ÉÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ»
º Osvaldo F. Zappacosta. Barrio Garay (GF05tg) Alte. Brown, Bs As, Argentina.º
º Mother UMC æPC:AMD486@120MHz 32MbRAM HD SCSI 8.4Gb MSDOS 7.10 TSTHOST1.43C º
º               6 celdas 2V 150AH. 18 paneles solares 10W.                   º
º                  lw1dse@yahoo.com ; lw1dse@gmail.com                       º
ÈÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍͼ



Read previous mail | Read next mail


 23.12.2024 12:23:21lGo back Go up