OpenBCM V1.07b12 (Linux)

Packet Radio Mailbox

IW8PGT

[Mendicino(CS)-Italy]

 Login: GUEST





  
LW1DSE > TECH     08.09.17 14:23l 207 Lines 10383 Bytes #999 (0) @ WW
BID : 147-LW1DSE
Read: GUEST
Subj: Fuentes Conmutadas #21 [CP437]
Path: IW8PGT<CX2SA<LU4ECL<LU4ADN<LU7DQP
Sent: 170908/1256Z @:LU7DQP.#LAN.BA.ARG.SOAM #:18307 [Lanus Oeste] FBB7.00i
From: LW1DSE@LU7DQP.#LAN.BA.ARG.SOAM
To  : TECH@WW


[¯¯¯ TST HOST 1.43c, UTC diff:5, Local time: Sun Aug 20 10:38:56 2017 ®®®]

ÉÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ»
º                     FUENTES DE ALIMENTACION CONMUTADAS                    º
º                           Por Osvaldo LW1DSE                              º
ÈÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍͼ

        En los dos cap¡tulos anteriores fueron expuestas las nociones b sicas
que hacen a la conmutaci¢n de nuestro noble MOSFET hoy por hoy casi omnipre-
sente en toda fuente conmutada moderna (desde mediados de la d‚cada del '90
al presente), ya sea como elemento discreto o integrado dentro de un circuito
con todas las funciones principales embebidas en el mismo (por ejemplo se pue-
den citar los integrados de la serie L497X de ST Microelectronics, y muchos
otros). Dentro de ellos, el fabricante ha encontrado una soluci¢n casi ¢ptima
en cuanto a la relaci¢n tama¤o-peso-potencia-costo, con la ventaja adicional
que en ese caso no necesita confiarse tan estrictamente en un buen dise¤o de
los trazos de circuito impreso vinculados al circuito de compuerta del MOSFET
que como ya sabemos, aunque parezca algo trivial y de escasa importancia, un
mal dise¤o de esa parte del circuito conlleva a la larga a un serio problema
de confiabilidad del producto (la fuente) terminado.

        Vamos entonces a analizar algunas de las soluciones que m s a menudo
son utilizadas por los ingenieros, en fuentes hechas con componentes discretos
(no nos olvidemos que los integrados antes mencionados soportan tensiones del
orden de unos 40 a 60 Volts DC, de manera que son inservibles a la hora de
alimentar un equipo desde una red de canalizaci¢n de AC, como la de 110 o 220
Volts, y adem s generalmente trabajan en topolog¡a buck sin aislaci¢n).
Dijimos que descartamos de plano un transformador de 50Hz como elemento que
proporcione la debida aislaci¢n de la l¡nea.

            o +12V
            ³
         ³ÄÄ´ MOSFET canal P           Figura 1:Driver de MOSFET
       ÚÄ´>ÄÙ                          de altas prestaciones.
       ³ ³ÄÄ¿ 
       ³    ³
 IN    ³    ³             ÄÄ
   oÄÄÄ´    ÃÄÄÄÄÄo OUT = IN
       ³    ³
       ³    ³
       ³ ³ÄÄÙ 
       ÀÄ´<Ä¿ MOSFET canal N  
         ³ÄÄ´ 
            ³
            o -12V

        En una primera aproximaci¢n a los circuitos excitadores de MOSFET, exa-
minaremos primero aquellos en que no existe aislaci¢n galv nica entre el cir-
cuito driver y el MOSFET propiamente dicho. Este ser¡a el caso de las fuentes
conocidas como "offline", destinadas por lo general a pilotear un solo MOSFET
en configuraci¢n Fly Back o Forward. Luego analizaremos las que deben comandar
2 o m s FET's, caso de las Half y Full Bridge, Push Pull, etc.

        La figura 1 ilustra un circuito de muy buenas prestaciones. Se trata
de un inversor hecho con dos transistores MOS complementarios, uno de canal P
y otro tipo N. Cuando la entrada tiene un valor positivo, el transistor infe-
rior se satura, drenando corriente desde la salida hacia la l¡nea de -12V.
Cuando la entrada alcanza un valor negativo, el transistor P conduce e impone
los +12V a la salida; es decir la entrada y la salida est n negadas. Cuando
el duty cycle se aproxima al 50%, se tiene la ventaja extra que se cancelan
los impulsos positivos con los negativos, cancel ndose el valor medio de DC a
la salida. El hecho de imponerle a la compuerta una tensi¢n negativa, tiene 2
ventajas:

1) Los per¡odos de subida y ca¡da de tensiones y corrientes ilustrada en el
cap¡tulo anterior se ven acortados a la mitad que con una excitaci¢n simple,
es decir, +12V y 0V;

2) Se asegura un buen y r pido corte del transistor en el momento de no con-
ducci¢n, particularmente para excitar un sistema Half o Full Bridge, o mejor
a£n, montajes trif sicos o polif sicos.

        Sin embargo, carece un defecto. Durante los per¡odos de transici¢n en
que uno de los transistores sale de la conducci¢n para que entre el otro,
ambos transistores est n en conducci¢n, es decir en la regi¢n lineal; en ese
momento se drena un gran pico de corriente desde la l¡nea de +12V a la de -12V
lo cual produce p‚rdidads por calor en ambos transistores. A esto se lo llama
"Cross Conduction" (conducci¢n cruzada). Para alivianar un poco este efecto,
se suelen agregar unos resistores de bajo valor  o una perla de ferrite entre
los drenajes de los FET's, RD1 y RD2 que en definitiva, se descuentan luego de
la resistencia anti-oscilaciones de la compuerta (Rg), ver figura 2. Rp deriva
a source cualquier fuga interna o externa desde el Drain hacia el Gate.

            o +12V
            ³
         ³ÄÄ´ Tipo P                       Figura 2:Driver de MOSFET
       ÚÄ´>ÄÙ                              de altas prestaciones mejorado.
       ³ ³ÄÄ¿                              Se sugieren los sigientes valores:
       ³    ³                o D
       ³    ± RD1            ³             RD1, RD2= 1 a 10 ê « Watt
       ³    ±                ³             Rg = 10 ê « Watt 
 IN    ³    ³     Rg      ³ÄÄÙ             Rp = 100 Kê ¬ Watt,     
   oÄÄÄ´    ÃÄÄÄÄı±±ÄÄÂÄÄ´<Ä¿  MOSFET          todos no inductivos.
       ³    ³          ³  ³ÄÄ´  principal.
       ³    ±          ±     ³
       ³    ± RD2      ±     ³
       ³    ³          ÀÄÄÄÄÄ´     
       ³ ³ÄÄÙ         Rp     ³
       ÀÄ´<Ä¿ Tipo N         o S
         ³ÄÄ´ 
            ³
            o -12V

        Una versi¢n alternativa del mismo circuito, usa una sola fuente de 24V
y acoplamiento capacitivo al gate de MOSFET:

            o +24V
            ³
         ³ÄÄ´ Tipo P                       Figura 3:Driver de MOSFET
       ÚÄ´>ÄÙ                              confuente simple.
       ³ ³ÄÄ¿                             
       ³    ³                     o D
       ³    ± RD1                 ³             
       ³    ±                     ³              
 IN    ³    ³ +³³-   Rg        ³ÄÄÙ            
   oÄÄÄ´    ÃÄÄ´ÃÄÄı±±ÄÄÂÄÄÂÄÄ´<Ä¿  MOSFET        
       ³    ³  ³³Cg      ³  ³  ³ÄÄ´  principal.
       ³    ±            ³  ±     ³
       ³    ± RD2        ³  ±Rp   ³
       ³    ³            ³  ÀÄÄÄÄÄ´     
       ³ ³ÄÄÙ            ³        ³
       ÀÄ´<Ä¿ Tipo N     À[<ô>ÃÄÄ´         
         ³ÄÄ´             Z1  D1  ³
            ³                     ³
            ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
                                  o S

        La se¤al de entrada se aplica invertida a nuestro driver realizado con
MOSFET's complementarios. El capacitor Cg aisla la CC de 24V, que de llegar a
la compuerta puede provocar la perforaci¢n de la delgada capa de ¢xido de
silicio. El zener Z1 de unos 12 a 15 V nominales, conduce durante los picos
positivos cargando al capacitor Cg a una tensi¢n de 10 a 12 Volts y limitando
a ese valor la tensi¢n que llega al gate. Cuando el driver deja de conducir,
esa tensi¢n almacenada en el capacitor se hace presente en la compuerta del
MOSFET. El diodo Schotky D1 impide la descarga del mismo a trav‚s de la jun-
tura del zener, que de otro modo quedar¡a polarizada en directa, descarg n-
dolo. Es decir, entonces, se tiene una excursi¢n de la excitaci¢n de 0 a 24V
antes del capacitor, y de ñ12Volts, igual al ejemplo anterior. En todos los
casos debe haber un gran capacitor entre los source's de los MOSFET driver,
usualmente un 100 æF electrol¡tico mas un multicapa de 1 æF, mas un cer mico
de .1æF todos en paralelo, y bien cerca de los source's. Dichos capacitores
no se hallan dibujados en las figuras por claridad. Para Cg basta con un
poli‚ster de .47 a 1æF 50V.

        Otra opci¢n para driver's discretos resulta de utilizar BJT's comple-
mentarios en configuraci¢n colector com£n, o dos transistores NPN en configu-
raci¢n Totem Pole.


            o +12V                           Figura 4:
            ³
        B³ÄÄÙC                               Arriba: Driver de MOSFET
       ÚÄ´      BJT NPN                      con par complemetario.
       ³ ³Ä>¿                                Se recomiendan transistores
       ³    ³E                               bipolares (BJT) de alta
 IN    ³    ³                                corriente y velocidad.
   oÄÄÄ´    ÃÄÄÄÄÄo OUT = IN                 Los 2SD1207 y 2SA1015
       ³    ³                                permiten en un formato
       ³    ³E                               TO92 2 amperes de pico.
       ³ ³Ä<Ù                                Los BC337 y 327, hasta
       ÀÄ´      BJT PNP                      800 mA., y son mas lentos.
        B³ÄÄ¿ 
            ³C                               Abajo: la configuraci¢n Totem
            o -12V o Source                  Pole, mas compleja y de menores
                                             prestaciones.

            o +12V
            ³
        B³ÄÄÙC                               
    oÄÄÄÄ´      BJT NPN                      
         ³Ä>¿ 
   IN       ³E
            ³             
            ÃÄÄÄÄÄo OUT = IN
            ³
   ÄÄ       ³C
   IN    ³ÄÄÙ 
    oÄÄÄÄ´      BJT NPN  
        B³Ä>¿ 
            ³E
            o -12V

        La ventaja de estas configuraciones es la no necesidad de resistores
para compensar la "cross conduction", pues cada transistor se apaga solo antes
de empezara conducir el otro.

ÉÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ»
º       Redacci¢n y dibujos en ASCII por LW1DSE Osvaldo F. Zappacosta.       º
º       Barrio Garay, Almirante Brown (1846), Buenos Aires, Argentina.       º
º Realizado con Editor de Texto de MSDOS 7.10's (edit.com) en mi AMD's 80486.º
º                            26 de mayo de 2012.                             º
º                Revisado y actualizado 31 de agosto de 2017.                º
ÈÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍͼ

                            Fin del cap¡tulo #21.

ÉÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ»
º Osvaldo F. Zappacosta. Barrio Garay (GF05tg) Alte. Brown, Bs As, Argentina.º
º Mother UMC æPC:AMD486@120MHz 32MbRAM HD SCSI 8.4Gb MSDOS 7.10 TSTHOST1.43C º
º               6 celdas 2V 150AH. 18 paneles solares 10W.                   º
º                  lw1dse@yahoo.com ; lw1dse@gmail.com                       º
ÈÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍͼ


Read previous mail | Read next mail


 23.12.2024 21:11:41lGo back Go up